Questionari per il capitolo VII
Circuiti combinatori MSI
1. Quesiti a risposta singola (rispondere a ciascuna domanda in 10 righi al massimo).
a) I circuiti integrati combinatori MSI e vantaggi rispetto ai componenti SSI.
b) Dopo aver fornito la definizione di codificatore, sviluppare la tabella della verità per un codificatore con priorità ad 8 ingressi con ingressi ed uscite funzionanti in logica positiva o negativa a tua scelta.
c) Dopo aver fornito la definizione di decodificatore giustificare perché sono noti anche come generatori di funzioni.
d) I decoder driver sono utilizzati per pilotare display a sette segmenti. Fai una distinzione tra quelli in grado di pilotare display a catodo comune e quelli in grado di pilotare display ad anodo comune.
e) Dopo aver fornito la definizione di demultiplexer giustificare perché i tipici integrati sono noti come decoder/demultiplexer.
f) Fornire la definizione di multiplexer, compilare la tabella della verità per un multiplexer a due ingressi e disegnare il circuito a porte logiche che lo realizza.
g) Descrivere, senza far uso di tabelle, un comparatore digitale per parole a 4 bit dotato di tre uscite: A>B, A=B, A<B.
h) Il generatore di falso/vero/1/0: evidenzia le linee di ingresso, di uscita e di controllo. Sviluppa la tabella della verità.
i) Generatore di parità e controllore di parità: come sono definiti e cosa li differenzia ?
j) Descrivere l'half-adder e il full adder. Cosa hanno in comune ?
k) Descrivere il collegamento tra full-adder onde ottenere un circuito sommatore in grado di eseguire tale operazione su due byte.
l) L'unità aritmetico-logica (ALU) è un circuito inserito nei microprocessori in grado di eseguire operazioni aritmetiche e logiche su uno o due operandi. Esistono circuiti integrati combinatori MSI che realizzano ALU per parole a quattro bit. Si disegni uno schema a blocchi in cui si evidenziano le principali linee di ingresso di uscita e di controllo.
2. Quesiti a risposta multipla (indicare la risposta esatta fra le quattro proposte).
a) Un codificatore a matrice di diodi è:
1. con priorità
2. senza priorità
3. a catodo comune
4. ad anodo comune
b) Il codificatore per tastiera di un PC:
1. possiede 64 linee di ingresso
2. presenta 9 bit di uscita
3. serializza i bit di uscita su un'unica linea
4. risiede su scheda madre del PC
c) La linea di uscita GS (group signal) di un codificatore integrato:
1. si attiva se si attiva una linea di ingresso
2. segnala l'attivazione della linea di ingresso 0
3. segnala l'attivazione della linea di abilitazione
4. segnala l'attivazione simultanea di un gruppo di linee di ingresso
d) Il decodificatore può essere usato come generatore di funzioni. Gli elementi necessari sono:
1. decoder con uscite basse e porta NOR
2. decoder con uscite basse e porta NAND
3. decoder con uscite basse e porta AND
4. decoder con uscite alte e porta NOR
e) Il circuito noto come generatore di mintermini è il:
1. codificatore
2. decodificatore
3. multiplexer
4. demultiplexer
f) Uno dei 7 segmenti di un display LED a catodo comune si accende correttamente se è pilotato:
1. con tensione positiva maggiore di 0.7V
2. in logica negativa
3. con tensione positiva maggiore della tensione di soglia
4. con corrente maggiore di 5A
g) Il collegamento in cascata di circuiti MSI:
1. fa assumere al circuito un carattere sequenziale
2. aumenta le dimensioni del circuito
3. aumenta la corrente di pilotaggio
4. riduce il tempo di ritardo
h) Il multiplexer con due ingressi di selezione ha:
1. due linee di uscita
2. quattro linee di uscita
3. quattro linee di ingresso
4. una linea di ingresso
i) Il demultiplexer con tre ingressi di selezione ha:
1. tre linee di ingresso
2. otto linee di uscita
3. otto linee di ingresso
4. una linea di uscita
j) L'uscita di uguaglianza di un comparatore digitale ad un bit si realizza con la funzione:
1. XOR
2. XNOR
3. NOR
4. NAND
3. Quesiti a risposta vero/falso
a) Il codificatore con priorità:
V F Fornisce in uscita il codice dell'ingresso attivato per ultimo
V F Fornisce in uscita il codice dell'ingresso attivato per primo
V F Fornisce in uscita il codice di errore nel caso di ingressi attivati contemporaneamente
b) Nel collegamento in cascata di due codificatori con priorità:
V F GS = GS' + GS'' nel caso di uscite attive alte
V F Il bit più significativo dell'uscita coincide col GS del codificatore più prioritario
V F L'uscita di abilitazione coincide con l'omologa del codificatore più prioritario
c) Una uscita attiva alta di un decodificatore:
V F È un mintermine
V F È un maxtermine
V F È un termine canonico prodotto
d) Le linee di controllo di un decoder driver sono:
V F Lamp Test LT
V F Output Enable OE
V F Blanking Input BI
e) Un display a 7 segmenti a cristalli liquidi:
V F Deve essere pilotato ad onde quadre
V F La corrente che scorre nel segmento attivo è nulla
V F Sono solo a catodo comune
f) Il decoder driver 9368:
V F Pilota i segmenti dei display con corrente di 19mA
V F Pilota display ad anodo comune
V F Presenta una memoria interna
g) Il multiplexer con un ingresso di controllo ha:
V F Due ingressi
V F Due uscite
V F Una uscita
h) Tre comparatori 7485 in cascata realizzano un comparatore:
V F A 12 bit
V F A 3 bit
V F Con isteresi
i) In un circuito sommatore:
V F Half Adder non c'è ingresso di riporto
V F Full Adder c'è uscita di riporto
V F Per parole a 4 bit si dispongono 4 Full Adder in cascata