Si riporta, come ultimo esempio, il timer 555 in funzionamento astabile. L'aspetto particolare che qui si vuole evidenziare è l'uso del Pspice A/D per l'elaborazione delle forme d'onda in funzione del tempo: alcune di esse sono analogiche, altre sono digitali. Ci si vuole soffermare, infine, sul fatto che il pacchetto software prevede anche il modello di funzionamento del 555 che, come è noto, presenta al suo interno due comparatori, un flip-flop SR, 3 resistenze in serie da 5K, un transistor BJT ed un buffer invertente nello stadio finale.
Si realizzi il circuito mostrato in fig.12. Esso presenta un generatore VSRC impostato a +5V per l'alimentazione dell'integrato, un generatore DigStim che sarà applicato all'ingresso di reset del timer, una serie di bubble al fine di evitare complicati intrecci di fili di collegamento ed alcune resistenze e condensatori.
Fig.12 Timer 555 in funzionamento astabile
Cliccando due volte sul generatore STM1 si entra in Stimulus Editor e si definisce la forma d'onda che pilota l'ingresso di reset come quella che appare in fig.13 col nome X3:RESET.
Per ottenere le forme d'onda mostrate in fig.13 si attiva il comando Analysis/Setup/Transient di Schematic Editor e si pone in Print Step 100us, in Final Time 1ms e si clicca nella casella Use Init. Conditions; successivamente si attiva la simulazione col comando Analysis/Simulate o F11.
Se non è stato commesso alcun errore, dopo l'elaborazione di PSpice, entra in esecuzione il programma Probe. All'interno di tale ambiente si attiva il comando Trace Add e si clicca sulle voci X3:OUTPUT e V(2) per visualizzare la forma d'onda di uscita e la tensione di carica e scarica del consensatore C1 presente sul pin2 del timer 555.
Per poter visualizzare le forme d'onda digitali X3:RESET e $N_0001DtoA si attiva il comando Plot/Add Plot e successivamente Trace/Add e si selezionano le due voci X3:RESET e $N_0001$DtoA.
Fig.13 Forme d'onda per il timer 555 in funzionamento astabile
Dalla fig.13 si vede che fin quando l'ingresso di reset è indefinito, la tensione di uscita vale circa 2.5V (valore intermedio tra 0 e 5V) e la tensione su C1 è praticamente 0.
Quando l'ingresso di reset è zero, la tensione di uscita vale 0. Quando, invece l'ingresso di reset è al livello alto, la tensione di uscita vale circa 4V e il condensatore si carica con legge esponenziale attraverso la serie tra R1 e R2 fino al valore di circa 3.33V superarato il quale, come è noto dalla teoria, la commutazione del flip flop interno determina la scarica del condensatore attraverso la resistenza R2 fino al valore pari a 1.66V.
Nella parte finale degli oscillogrammi, l'ingresso di reset è riportato nuovamente a zero e si nota la scarica del condensatore fino a zero.
Si fa osservare, infine, che la forma d'onda d'uscita digitale nei primi istanti ha livello logico indefinito.